Подробнее о 3DIC, гетерогенной интеграции, SiP и чиплетах

В настоящее время в современной упаковке чипов существуют две основные тенденции: гетерогенная интеграция и чиплеты. Фактически, концепция «гетерогенной интеграции» развивается уже много лет и не ограничивается только современной упаковкой кристаллов. Он используется не только для интеграции разнородных чиплетов, но также для интеграции других активных/пассивных компонентов, не являющихся микросхемами, в единый корпус. Эта технология обычно используется...

Сообщение Подробнее о 3DIC, гетерогенной интеграции, SiP и чиплетах появились сначала на Время электроники.

В настоящее время в современной упаковке чипов существуют две основные тенденции: гетерогенная интеграция и чиплеты.

Фактически, концепция «гетерогенной интеграции» развивается уже много лет и не ограничивается только современной упаковкой кристаллов. Он используется не только для интеграции разнородных чиплетов, но также для интеграции других активных/пассивных компонентов, не являющихся микросхемами, в единый корпус. Эта технология обычно используется в традиционных службах сборки и тестирования контрактных производителей полупроводников.

Гетерогенная интеграция = большие строительные блоки?

Проще говоря, «гетерогенную интеграцию» можно сравнить со сборкой из больших строительных блоков, а «продвинутую упаковку» можно сравнить со сборкой из маленьких строительных блоков.

Некоторые производители преуспевают в создании больших блоков, таких как логические схемы, радиочастотные схемы, MEMS (микроэлектромеханические системы) или датчики, на подложке ИС. Объединение этих разных больших блоков представляет собой концепцию гетерогенной интеграции. С другой стороны, некоторые блоки слишком малы, чтобы их можно было эффективно штабелировать, поэтому требуется помощь со стороны современной упаковки, обычно предоставляемой заводами по производству полупроводников. Современная упаковка также включает в себя 2,5D-упаковку и 3D-упаковку.

Используя метафору строительных блоков, первый предполагает горизонтальную укладку небольших строительных блоков на промежуточном устройстве, а второй предполагает вертикальную укладку небольших строительных блоков с межсоединением, осуществляемым через сквозные кремниевые переходы (TSV), которые представляют собой сверхмалые строительные блоки.

Важно подчеркнуть, что расположение блоков — это концептуальное представление, а различие между большими и маленькими блоками относительно. Приведенная выше аналогия относится к гетерогенной интеграции в традиционной упаковке, а гетерогенная интеграция в усовершенствованной упаковке следует аналогичной концепции, но с еще меньшими строительными блоками.

SoC/SiP/гетерогенная интеграция/чиплет

Учитывая эту концепцию, TrendForce пишет, что применение гетерогенной интеграции в продвинутой упаковке: среди различных типов упаковки SoC (система на кристалле) предполагает интеграцию различных микросхем, таких как процессоры и память, с разными функциями, переработанных и изготовленных с использованием «одного и того же процесса», интегрированных в один чип, в результате чего получается конечный продукт только с одним чипом.

С другой стороны, SiP (система в корпусе) предполагает соединение нескольких чипов с «разными процессами» посредством технологии «гетерогенной интеграции», интегрированных в один и тот же модуль упаковки. Таким образом, конечным продуктом будет система с множеством микросхем, напоминающая упомянутую ранее сборку строительных блоков разного размера. Таким образом, гетерогенная интеграция означает интеграцию различных и отдельно изготовленных компонентов (гетерогенных) в сборки более высокого уровня. Эти компоненты включают блоки разных размеров, такие как устройства MEMS, пассивные компоненты, логические микросхемы и многое другое.

Однако в определенный момент, ради развития процесса, исследователи обнаружили, что разделение компонентов в нужное время может облегчить миниатюризацию. Так родился чиплет.

Является ли чиплет сочетанием гетерогенной интеграции и передовых процессов?

Поскольку требования к микросхемам становятся все более сложными, размер чипов SoC продолжает расти. Однако размещение слишком большого количества компонентов на ограниченной подложке создает серьезные проблемы, включая повышенную сложность процесса и снижение выхода годной продукции. Таким образом, возникла концепция чиплетов, пропагандирующая сегментацию функций SoC, таких как хранение данных, вычисления, обработка сигналов и управление потоками данных, на отдельные чипы меньшего размера. Эти чиплеты затем интегрируются посредством упаковки, образуя взаимосвязанную сеть. Стоит отметить, что чиплеты — это, по сути, чипы, а SiP — это формат упаковки.

Архитектура чиплетов позволяет уменьшить размеры отдельных микросхем, упростить проектирование схем, преодолеть производственные трудности и проблемы с производительностью, а также обеспечивает большую гибкость проектирования. Среди них есть два метода интеграции для режима чиплета: «Гомогенная интеграция» и «Гетерогенная интеграция». Во многих случаях обе интеграции фактически сосуществуют.

Гомогенная интеграция предполагает разработку двух или более чипов, а затем использование передовых методов интеграции чипов для объединения их в один чип. С другой стороны, гетерогенная интеграция чиплетов предполагает интеграцию различных типов логических микросхем, микросхем памяти и т. д. с использованием передовых технологий упаковки, поскольку разные типы микросхем не могут быть изготовлены в одном и том же процессе. Например, сотрудничество Apple и TSMC по технологии индивидуальной упаковки UltraFusion, соединяющей два чипа M2 Max для создания M2 Ultra, подпадает под категорию режима гомогенного чиплета. В то же время интеграция ЦП, ускорителей искусственного интеллекта и памяти в чипы искусственного интеллекта относится к гетерогенному режиму, как, например, запуск чиплетов AMD CCD (Core Chiplet Die) в 2020 году, что повышает гибкость проектирования.

Передовые технологии упаковки в полупроводниковом  производстве

В настоящее время усовершенствованную упаковку можно разделить на три основных типа: упаковка на уровне пластины (WLP), 2,5D-упаковка и 3D-упаковка.

  Упаковка 2.5DIC/3DIC

Чтобы подробнее объяснить использование строительных блоков, отметим, что разница между упаковкой 2,5D и 3DIC заключается в «методе укладки». В 2.5D-упаковке процессоры, память или другие микросхемы укладываются горизонтально на кремниевом переходнике методом перевернутого чипа, при этом микровыступы соединяют электронные сигналы разных чипов. Сквозные кремниевые переходные отверстия (TSV) в переходнике соединяются с металлическими выступами ниже, а затем упаковываются на подложку микросхемы, создавая более плотные соединения между чипами и подложкой.  Хотя чипы уложены стопкой, суть остается в горизонтальной упаковке: чипы расположены ближе друг к другу, что позволяет использовать чипы меньшего размера. Кроме того, это форма технологии «гетерогенной интеграции».

3D-упаковка включает в себя укладку нескольких чипов (лицевой стороной вниз) вместе с использованием сквозных кремниевых переходов для их вертикальной укладки, связывая электронные сигналы разных чипов сверху и снизу, достигая истинно вертикальной упаковки. В настоящее время все больше и больше процессоров, графических процессоров и памяти начинают использовать технологию 3D-упаковки.

Гибридное соединение

Гибридное соединение — это один из методов соединения кристаллов, используемых в передовых процессах упаковки чипов. Одной из коммерчески доступных технологий в этой области является «гибридная связь Cu-Cu».

В традиционных процессах соединения пластин существуют границы раздела между медью и диэлектрическими материалами. При «гибридном соединении Cu-Cu» металлические контакты встроены в диэлектрический материал. В процессе термической обработки эти два материала соединяются вместе, используя атомную диффузию металлической меди в ее твердом состоянии для достижения связи. Этот подход решает проблемы, возникавшие в предыдущем процессе соединения флип-чипов. По сравнению со склеиванием перевернутых чипов гибридное соединение имеет ряд преимуществ. Это позволяет достичь сверхвысокого количества входов/выходов и большей длины межсоединений. Использование диэлектрического материала для склеивания вместо наполнителей  исключает затраты на заполнение. Кроме того, гибридное соединение обеспечивает минимальную толщину по сравнению со соединением чип-пластина. Это особенно полезно для будущих разработок в области 3D-упаковки, где требуется укладка нескольких слоев чипов, поскольку гибридное соединение может значительно уменьшить общую толщину.

Усовершенствованная упаковка приближает эпоху гетерогенной интеграции

Поскольку полупроводниковая промышленность вступает в «эру пост-закона Мура», фокус разработки передовых корпусов постепенно смещается от плоских 2D-структур к 3D-стекированию и от однокристальных конструкций к многочиповым конфигурациям. Таким образом, «гетерогенная интеграция» будет играть решающую роль в будущей усовершенствованной упаковке. В настоящее время такие известные компании, как TSMC, Samsung и Intel, активизируют свои исследования и разработки, а также наращивают мощности в этой области, внедряя свои инновационные упаковочные решения. Благодаря постоянному технологическому прогрессу и инновациям, усовершенствованная упаковка и гетерогенная интеграция будут играть все более важную роль в продвижении полупроводниковой промышленности к новым высотам, удовлетворяя сложные и разнообразные требования будущих электронных устройств.

Сообщение Подробнее о 3DIC, гетерогенной интеграции, SiP и чиплетах появились сначала на Время электроники.